專利名稱：一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信系統(tǒng)中的數(shù)據(jù)交換方法，尤其是涉及一種利用可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，以及實(shí)現(xiàn)本方法所需的一種數(shù)據(jù)交換模塊。
背景技術(shù)：
在通信系統(tǒng)中存在著各種數(shù)據(jù)交換電路，這些數(shù)據(jù)交換電路通常都是用專用集成芯片實(shí)現(xiàn)的。這種利用專用集成芯片實(shí)現(xiàn)數(shù)據(jù)交換的方法有如下一些缺點(diǎn)成本較高；適用性不強(qiáng)，存在一定的資源浪費(fèi)；另外，由于專用集成芯片功能單一，不利于提高系統(tǒng)的集成度。因此，一些有實(shí)力的通信設(shè)備制造商使用自己公司設(shè)計(jì)的專用集成芯片來實(shí)現(xiàn)數(shù)據(jù)交換，雖然在產(chǎn)品批量大的情況下，使用這種方法可節(jié)約成本，但是在專用集成芯片開發(fā)初期，研發(fā)成本高，開發(fā)和測(cè)試周期長(zhǎng)，這是一般的產(chǎn)品設(shè)計(jì)者所無法承受的。
目前，隨著芯片集成技術(shù)的高速發(fā)展，可編程邏輯器件的集成度越來越高，規(guī)模越來越大，而且成本也越來越低，采用可編程邏輯器件來實(shí)現(xiàn)大規(guī)模數(shù)據(jù)交換已經(jīng)成為一種成本低，適用性好，系統(tǒng)集成度高的不錯(cuò)選擇。越來越多的產(chǎn)品設(shè)計(jì)者使用大規(guī)?？删幊踢壿嬈骷韺?shí)現(xiàn)他們需要的功能，其中也包括數(shù)據(jù)交換電路。通常地，產(chǎn)品設(shè)計(jì)者所使用的大規(guī)模可編程邏輯器件為現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gates Array，簡(jiǎn)稱為FPGA)。
在現(xiàn)有技術(shù)中，數(shù)據(jù)交換實(shí)現(xiàn)方法主要有以下兩個(gè)交換特點(diǎn)，第一個(gè)交換特點(diǎn)是利用FPGA的邏輯資源，即觸發(fā)器資源和組合邏輯資源來實(shí)現(xiàn)數(shù)據(jù)交換，這樣可實(shí)現(xiàn)的數(shù)據(jù)交換規(guī)模由所選擇的FPGA的邏輯資源規(guī)模決定；另一個(gè)交換特點(diǎn)是要求數(shù)據(jù)交換的輸入和輸出是對(duì)稱的，即交換的輸出數(shù)據(jù)路數(shù)等于輸入數(shù)據(jù)路數(shù)。在FPGA中，邏輯資源是最寶貴的資源之一，實(shí)現(xiàn)任何功能都需要依靠這種資源，如果為了實(shí)現(xiàn)數(shù)據(jù)交換功能而消耗過多的邏輯資源，那么在實(shí)現(xiàn)其他功能的時(shí)候就會(huì)受到一定的限制要么減少FPGA實(shí)現(xiàn)的功能，降低系統(tǒng)集成度；要么提高FPGA規(guī)模，增加產(chǎn)品成本。因此，全部用FPGA的邏輯資源來實(shí)現(xiàn)數(shù)據(jù)交換，存在一定的弊病。另外，現(xiàn)在的通信產(chǎn)品功能日益豐富多變，常會(huì)遇到各種不同的數(shù)據(jù)交換功能需求，如輸入路數(shù)多輸出路數(shù)少，或者輸出路數(shù)多輸入路數(shù)少，此時(shí)采用輸入輸出對(duì)稱的數(shù)據(jù)交換電路已不能滿足需要。

發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問題是提供一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法及其結(jié)構(gòu)，采用本發(fā)明，可以方便地實(shí)現(xiàn)各種不同的輸入數(shù)據(jù)路數(shù)和輸出數(shù)據(jù)路數(shù)之間的數(shù)據(jù)交換，同時(shí)能大大節(jié)約邏輯資源。
為了解決上述技術(shù)問題，本發(fā)明提供了一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，可編程邏輯器件上集成有若干隨機(jī)存取存儲(chǔ)器，該方法包括如下步驟(a1)選擇并確定數(shù)據(jù)復(fù)用倍數(shù)N，利用所述隨機(jī)存取存儲(chǔ)器生成從N路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的基本數(shù)據(jù)交換模塊，然后基于所述基本數(shù)據(jù)交換模塊構(gòu)造從M路數(shù)據(jù)輸入到L路數(shù)據(jù)輸出的數(shù)據(jù)交換模塊；(a2)根據(jù)數(shù)據(jù)復(fù)用倍數(shù)N確定工作時(shí)鐘頻率，該工作時(shí)鐘頻率為輸入數(shù)據(jù)速率的N倍；(a3)基于所述工作時(shí)鐘頻率，將M路輸入數(shù)據(jù)復(fù)用為K組復(fù)用輸入數(shù)據(jù)并且分別發(fā)送至所述數(shù)據(jù)交換模塊的相應(yīng)K個(gè)數(shù)據(jù)輸入端，將相同的K組復(fù)用順序號(hào)發(fā)送至所述數(shù)據(jù)交換模塊的K個(gè)寫地址端口；其中，復(fù)用順序號(hào)均為從0至N-1；若M為N的整數(shù)倍，則K值為M除以N的所得結(jié)果，否則K值為將M除以N的所得結(jié)果取整加1；(a4)基于所述工作時(shí)鐘頻率，將L路輸出數(shù)據(jù)標(biāo)識(shí)復(fù)用為J組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)并且分別發(fā)送至所述數(shù)據(jù)交換模塊的相應(yīng)J個(gè)讀地址端口，其中，若L為N的整數(shù)倍，則J值為L(zhǎng)除以N的所得結(jié)果，否則J值為將L除以N的所得結(jié)果取整加1；(a5)對(duì)數(shù)據(jù)交換模塊輸出的復(fù)用數(shù)據(jù)進(jìn)行解復(fù)用，得到已交換完成的L路輸出數(shù)據(jù)。
進(jìn)一步地，本方法還具有如下特點(diǎn)當(dāng)M不為N的整數(shù)倍時(shí)，K組復(fù)用輸入數(shù)據(jù)中輸入數(shù)據(jù)不足的部分設(shè)置為0。
進(jìn)一步地，本方法還具有如下特點(diǎn)當(dāng)L不為N的整數(shù)倍時(shí)，J組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)中輸出數(shù)據(jù)標(biāo)識(shí)不足的部分設(shè)置為無效輸出數(shù)據(jù)標(biāo)識(shí)。
進(jìn)一步地，本方法還具有如下特點(diǎn)所述基本數(shù)據(jù)交換模塊采用乒乓讀寫方式實(shí)現(xiàn)數(shù)據(jù)交換。
為了解決上述技術(shù)問題，本發(fā)明還提供了一種適用于上述方法的從M路數(shù)據(jù)輸入到L路數(shù)據(jù)輸出的數(shù)據(jù)交換模塊，該數(shù)據(jù)交換模塊由J個(gè)相同的從M路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的中級(jí)數(shù)據(jù)交換模塊并接組成，各個(gè)中級(jí)數(shù)據(jù)交換模塊的數(shù)據(jù)輸入端的輸入數(shù)據(jù)均為K組復(fù)用輸入數(shù)據(jù)，寫地址端口的輸入信號(hào)均為K組復(fù)用順序號(hào)，讀地址端口的輸入信號(hào)則分別為J組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)中與該中級(jí)數(shù)據(jù)交換模塊相對(duì)應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)；所述中級(jí)數(shù)據(jù)交換模塊由K個(gè)相同的從N路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的基本數(shù)據(jù)交換模塊和一個(gè)選擇模塊構(gòu)成，各個(gè)基本數(shù)據(jù)交換模塊的數(shù)據(jù)輸入端的輸入數(shù)據(jù)分別為K組復(fù)用輸入數(shù)據(jù)中與該基本數(shù)據(jù)交換模塊相對(duì)應(yīng)的一組復(fù)用輸入數(shù)據(jù)，寫地址端口的輸入信號(hào)為一組復(fù)用順序號(hào)，讀地址端口的輸入信號(hào)為相應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)，該選擇模塊與K個(gè)基本數(shù)據(jù)交換模塊的數(shù)據(jù)輸出端相連接，其選擇端由相應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)控制。
進(jìn)一步地，本發(fā)明還具有如下特點(diǎn)所述基本數(shù)據(jù)交換模塊由隨機(jī)存取存儲(chǔ)器構(gòu)成，該隨機(jī)存取存儲(chǔ)器為存儲(chǔ)深度等于2N、存儲(chǔ)位寬等于其輸入數(shù)據(jù)位寬的雙口隨機(jī)存取存儲(chǔ)器。
進(jìn)一步地，本發(fā)明還具有如下特點(diǎn)所述雙口隨機(jī)存取存儲(chǔ)器中數(shù)據(jù)輸入端為只寫端口，數(shù)據(jù)輸出端為只讀端口。
進(jìn)一步地，本發(fā)明還具有如下特點(diǎn)所述雙口隨機(jī)存取存儲(chǔ)器采用乒乓讀寫方式實(shí)現(xiàn)數(shù)據(jù)交換。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)A、本發(fā)明采用可編程邏輯器件上集成的隨機(jī)存取存儲(chǔ)器資源來實(shí)現(xiàn)數(shù)據(jù)交換所必需的大量開關(guān)選擇及數(shù)據(jù)緩存功能，從而減少邏輯資源的使用；B、因?yàn)樵谄胀ǖ目删幊踢壿嬈骷须S機(jī)存取存儲(chǔ)器資源比邏輯資源多得多，所以采用本發(fā)明可實(shí)現(xiàn)更大規(guī)模的數(shù)據(jù)交換；C、本發(fā)明利用基本數(shù)據(jù)交換模塊，根據(jù)實(shí)際需要交換的輸入輸出路數(shù)組合成完整的數(shù)據(jù)交換電路，這樣不但可實(shí)現(xiàn)相同或不同的輸入數(shù)據(jù)路數(shù)和輸出數(shù)據(jù)路數(shù)之間的數(shù)據(jù)交換，而且實(shí)現(xiàn)方法靈活便捷；另外，還可根據(jù)實(shí)際需要擴(kuò)展現(xiàn)有的輸入輸出路數(shù)，與現(xiàn)有技術(shù)相比，本發(fā)明有更好適應(yīng)性。


圖1是本發(fā)明采用可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的實(shí)施方框圖；圖2是本發(fā)明所述的在數(shù)據(jù)交換前輸入數(shù)據(jù)復(fù)用和輸出數(shù)據(jù)標(biāo)識(shí)復(fù)用的示意圖；圖3是本發(fā)明采用可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的流程示意圖；圖4是本發(fā)明中所述的基本數(shù)據(jù)交換模塊采用的雙口隨機(jī)存取存儲(chǔ)器，以及輸入輸出數(shù)據(jù)和讀寫地址的示意圖；圖5是本發(fā)明所述的將基本數(shù)據(jù)交換模塊擴(kuò)展到中級(jí)數(shù)據(jù)交換模塊的示意圖，其中M＞N；圖6是本發(fā)明所述的將中級(jí)數(shù)據(jù)交換模塊擴(kuò)展到數(shù)據(jù)交換模塊的示意圖，其中L＞N；圖7是本發(fā)明所述數(shù)據(jù)交換后對(duì)輸出數(shù)據(jù)解復(fù)用的示意圖。
具體實(shí)施例方式
為了深入了解本發(fā)明，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。
本具體實(shí)施方式
中，輸入數(shù)據(jù)為60路，記為M＝60，輸出數(shù)據(jù)為50路，記為L(zhǎng)＝50，輸入數(shù)據(jù)的速率記為f0。根據(jù)此輸入數(shù)據(jù)的速率，選擇合適的數(shù)據(jù)復(fù)用倍數(shù)N，從而確定工作時(shí)鐘頻率f，本具體實(shí)施方式
中該數(shù)據(jù)復(fù)用倍數(shù)取值為8，記為N＝8，即f＝N×f0，N為大于1的整數(shù)，根據(jù)既有較高數(shù)據(jù)復(fù)用倍數(shù)，又不會(huì)加大邏輯綜合實(shí)現(xiàn)難度的原則選取數(shù)據(jù)復(fù)用倍數(shù)N；另外，N的取值最好為2的正整數(shù)次冪。
對(duì)50路交換后輸出數(shù)據(jù)中的每路輸出數(shù)據(jù)都分別配置一個(gè)相應(yīng)的標(biāo)識(shí)，稱之為輸出數(shù)據(jù)標(biāo)識(shí)，記為ID，該標(biāo)識(shí)的內(nèi)容表示各路輸出數(shù)據(jù)在數(shù)據(jù)交換前所對(duì)應(yīng)的輸入數(shù)據(jù)序號(hào)。
如圖1所示的本發(fā)明實(shí)施過程，基于工作時(shí)鐘頻率，復(fù)用模塊101將60路輸入數(shù)據(jù)按8路一組復(fù)用成8組復(fù)用輸入數(shù)據(jù)，即將60路并行輸入數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換，變?yōu)?路串行輸入數(shù)據(jù)。同樣地，復(fù)用模塊102將50路輸出數(shù)據(jù)標(biāo)識(shí)，也按8路一組復(fù)用成7組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)；然后，將各組復(fù)用輸入數(shù)據(jù)和復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)ID送到從60路輸入數(shù)據(jù)到50路輸出數(shù)據(jù)的數(shù)據(jù)交換模塊103，記為60->50的數(shù)據(jù)交換模塊103。經(jīng)過數(shù)據(jù)交換后，60->50的數(shù)據(jù)交換模塊103輸出7組復(fù)用了8路數(shù)據(jù)的復(fù)用輸出數(shù)據(jù)，最后經(jīng)過解復(fù)用模塊104后，得到50路交換后的輸出數(shù)據(jù)。
圖1中所示的復(fù)用模塊101和102具體復(fù)用方式如圖2所示，每8路并行輸入數(shù)據(jù)和輸出數(shù)據(jù)標(biāo)識(shí)分別經(jīng)過復(fù)用模塊201和202后，得到串行的一組復(fù)用輸入數(shù)據(jù)203和一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)204。將60路輸入數(shù)據(jù)以8路為一組復(fù)用成8組復(fù)用輸入數(shù)據(jù)，最后一組復(fù)用輸入數(shù)據(jù)只有4路有效，這時(shí)最后一組復(fù)用輸入數(shù)據(jù)不足8路，可將不足的那4路輸入數(shù)據(jù)填0。同樣的，將50路ID以8路為一組復(fù)用成7組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)，最后一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)只有2路有效，將不足的那6路數(shù)據(jù)標(biāo)識(shí)設(shè)為無效值。這是由于ID的數(shù)值表示交換前輸入數(shù)據(jù)的序號(hào)，因此該數(shù)值大于60即為無效。
圖1所示的60->50的數(shù)據(jù)交換模塊103可分成兩個(gè)步驟來實(shí)現(xiàn)第一步，先以從8路數(shù)據(jù)輸入到8路數(shù)據(jù)輸出的基本數(shù)據(jù)交換模塊(記為8->8的基本數(shù)據(jù)交換模塊)為單元擴(kuò)展成從60路輸入數(shù)據(jù)到8路輸出數(shù)據(jù)的中級(jí)數(shù)據(jù)交換模塊(記為60->8的中級(jí)數(shù)據(jù)交換模塊)；第二步，以60->8的中級(jí)數(shù)據(jù)交換模塊為單元擴(kuò)展成60->50的數(shù)據(jù)交換模塊。
如圖3所示，本具體實(shí)施方式
的流程包括如下步驟步驟301，選擇并確定數(shù)據(jù)復(fù)用倍數(shù)N＝8，從而確定工作時(shí)鐘頻率f，即工作時(shí)鐘頻率f＝8f0；步驟302，基于工作時(shí)鐘頻率，將M＝60路輸入數(shù)據(jù)做8∶1的時(shí)分復(fù)用，復(fù)用成8組復(fù)用輸入數(shù)據(jù)，與此同時(shí)，將L＝50路輸出數(shù)據(jù)標(biāo)識(shí)做8∶1的時(shí)分復(fù)用，復(fù)用成7組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)；步驟303，利用可編程邏輯器件上集成的雙口隨機(jī)存取存儲(chǔ)器(DPRAM)生成8->8的基本數(shù)據(jù)交換模塊，如圖4所示；步驟304，以8->8的基本數(shù)據(jù)交換模塊為單元模塊，選用8個(gè)所述8->8的基本數(shù)據(jù)交換模塊擴(kuò)展成60->8的中級(jí)數(shù)據(jù)交換模塊，如圖5所示；步驟305，以60->8的中級(jí)數(shù)據(jù)交換模塊為單元模塊，選用7個(gè)所述60->8的中級(jí)數(shù)據(jù)交換模塊擴(kuò)展成60->50的數(shù)據(jù)交換模塊，如圖6所示，并且將8組復(fù)用輸入數(shù)據(jù)分別發(fā)送至60->50的數(shù)據(jù)交換模塊的相應(yīng)8個(gè)數(shù)據(jù)輸入端，將相同的8組復(fù)用順序號(hào)(從0至7)發(fā)送至60->50的數(shù)據(jù)交換模塊的8個(gè)寫地址端口，將7組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)分別發(fā)送至60->50的數(shù)據(jù)交換模塊的相應(yīng)7個(gè)讀地址端口，實(shí)現(xiàn)數(shù)據(jù)交換；步驟306，對(duì)經(jīng)60->50的數(shù)據(jù)交換模塊交換后的7組復(fù)用輸出數(shù)據(jù)進(jìn)行解復(fù)用，得到50路輸出數(shù)據(jù)，如圖7所示。
如圖4所示為8->8的基本數(shù)據(jù)交換模塊403，該DPRAM設(shè)置其數(shù)據(jù)輸入端為只寫端口，數(shù)據(jù)輸出端為只讀端口，將一組復(fù)用輸入數(shù)據(jù)401作為DPRAM只寫端口的數(shù)據(jù)輸入；寫地址端口的輸入信號(hào)為一組復(fù)用順序號(hào)402；讀地址端口的輸入信號(hào)為相應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)405；這樣就利用DPRAM對(duì)讀寫地址的譯碼，完成了現(xiàn)有方法中用邏輯資源實(shí)現(xiàn)的大量開關(guān)選擇電路，此時(shí)DPRAM輸出數(shù)據(jù)404的順序就是所要求的交換后的順序。
而且，本發(fā)明中的DPRAM可采用乒乓讀寫方式完成對(duì)讀寫地址的譯碼(即完成輸入數(shù)據(jù)和輸出數(shù)據(jù)的交換)。該DPRAM的存儲(chǔ)深度等于16，因此其讀寫地址可用4個(gè)bit位表示，存儲(chǔ)位寬等于其輸入數(shù)據(jù)位寬。將DPRAM中的低8個(gè)地址作為“乒”區(qū)，高8個(gè)地址作為“乓”區(qū)。由于復(fù)用數(shù)據(jù)的路數(shù)為8，每個(gè)地址存儲(chǔ)一路數(shù)據(jù)，正好占用8個(gè)地址，采用低3bit即可有效表示，因此地址的最高位可用于選擇“乒”區(qū)還是“乓”區(qū)，使得讀操作和寫操作分別在不同的存儲(chǔ)空間進(jìn)行，從而避免DPRAM的讀寫沖突。
如圖5所示，以8->8的基本數(shù)據(jù)交換模塊為單元擴(kuò)展成60->8的中級(jí)數(shù)據(jù)交換模塊，模塊501、502至508均為8->8的基本數(shù)據(jù)交換模塊，除了最后一個(gè)基本數(shù)據(jù)交換模塊只做了4路交換外，其他基本數(shù)據(jù)交換模塊都做了8路交換，一共使用了8個(gè)基本數(shù)據(jù)交換模塊。8個(gè)基本數(shù)據(jù)交換模塊的數(shù)據(jù)輸出端口與選擇模塊504相連，輸出的8路復(fù)用數(shù)據(jù)需要經(jīng)過選擇模塊504的篩選來確定該60->8的中級(jí)數(shù)據(jù)交換模塊的輸出數(shù)據(jù)。模塊504的篩選過程如下每個(gè)基本數(shù)據(jù)交換模塊的讀地址相同，均為一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)，每個(gè)標(biāo)識(shí)的數(shù)值在0～59之間，可用6bit表示；但DPRAM存儲(chǔ)每路復(fù)用數(shù)據(jù)只需要8個(gè)存儲(chǔ)單元，因此真正的讀地址只用了標(biāo)識(shí)數(shù)值的低3bit，而其高3bit可用作對(duì)選擇模塊504選擇端SEL的控制，即控制選擇哪一個(gè)基本數(shù)據(jù)交換模塊的輸出數(shù)據(jù)，作為60->8的中級(jí)數(shù)據(jù)交換模塊的輸出數(shù)據(jù)。
如圖6所示，以60->8的中級(jí)交換數(shù)據(jù)模塊為單元擴(kuò)展成60->50的數(shù)據(jù)交換模塊，模塊601、602至607都是60->8的中級(jí)數(shù)據(jù)交換模塊，除了最后一個(gè)數(shù)據(jù)交換模塊只做了2路交換外，其他數(shù)據(jù)交換模塊都做了8路交換，一共使用了7個(gè)60->8的中級(jí)數(shù)據(jù)交換模塊。每個(gè)60->8的中級(jí)數(shù)據(jù)交換模塊的輸入數(shù)據(jù)及輸入寫地址相同，而輸入讀地址分別為7組復(fù)用數(shù)據(jù)輸出標(biāo)識(shí)，這樣交換后的輸出數(shù)據(jù)為7路復(fù)用數(shù)據(jù)，除最后一路復(fù)用數(shù)據(jù)外，每路復(fù)用數(shù)據(jù)包含了8路輸出數(shù)據(jù)。
如圖7所示，將交換后的7路復(fù)用輸出數(shù)據(jù)701、702至707經(jīng)過解復(fù)用模塊801、802至807進(jìn)行解復(fù)用，這樣就得到50路并行數(shù)據(jù)，到此，從60路輸入數(shù)據(jù)到50路輸出數(shù)據(jù)的數(shù)據(jù)交換結(jié)束。
因此，本發(fā)明可以根據(jù)實(shí)際需要，靈活方便地實(shí)現(xiàn)各種不同的輸入數(shù)據(jù)路數(shù)和輸出數(shù)據(jù)路數(shù)之間的數(shù)據(jù)交換，而且還能大大節(jié)約邏輯資源，從而實(shí)現(xiàn)更大規(guī)模的數(shù)據(jù)交換。
權(quán)利要求
1.一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，可編程邏輯器件上集成有若干隨機(jī)存取存儲(chǔ)器，該方法包括如下步驟(a1)選擇并確定數(shù)據(jù)復(fù)用倍數(shù)N，利用所述隨機(jī)存取存儲(chǔ)器生成從N路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的基本數(shù)據(jù)交換模塊，然后基于所述基本數(shù)據(jù)交換模塊構(gòu)造從M路數(shù)據(jù)輸入到L路數(shù)據(jù)輸出的數(shù)據(jù)交換模塊；(a2)根據(jù)數(shù)據(jù)復(fù)用倍數(shù)N確定工作時(shí)鐘頻率，該工作時(shí)鐘頻率為輸入數(shù)據(jù)速率的N倍；(a3)基于所述工作時(shí)鐘頻率，將M路輸入數(shù)據(jù)復(fù)用為K組復(fù)用輸入數(shù)據(jù)并且分別發(fā)送至所述數(shù)據(jù)交換模塊的相應(yīng)K個(gè)數(shù)據(jù)輸入端，將相同的K組復(fù)用順序號(hào)發(fā)送至所述數(shù)據(jù)交換模塊的K個(gè)寫地址端口；其中，復(fù)用順序號(hào)均為從0至N-1；若M為N的整數(shù)倍，則K值為M除以N的所得結(jié)果，否則K值為將M除以N的所得結(jié)果取整加1；(a4)基于所述工作時(shí)鐘頻率，將L路輸出數(shù)據(jù)標(biāo)識(shí)復(fù)用為J組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)并且分別發(fā)送至所述數(shù)據(jù)交換模塊的相應(yīng)J個(gè)讀地址端口，其中，若L為N的整數(shù)倍，則J值為L(zhǎng)除以N的所得結(jié)果，否則J值為將L除以N的所得結(jié)果取整加1；(a5)對(duì)數(shù)據(jù)交換模塊輸出的復(fù)用數(shù)據(jù)進(jìn)行解復(fù)用，得到已交換完成的L路輸出數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，其特征在于當(dāng)M不為N的整數(shù)倍時(shí)，K組復(fù)用輸入數(shù)據(jù)中輸入數(shù)據(jù)不足的部分設(shè)置為0。
3.根據(jù)權(quán)利要求2所述的一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，其特征在于當(dāng)L不為N的整數(shù)倍時(shí)，J組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)中輸出數(shù)據(jù)標(biāo)識(shí)不足的部分設(shè)置為無效輸出數(shù)據(jù)標(biāo)識(shí)。
4.根據(jù)權(quán)利要求3所述的一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，其特征在于所述基本數(shù)據(jù)交換模塊采用乒乓讀寫方式實(shí)現(xiàn)數(shù)據(jù)交換。
5.一種適用于權(quán)利要求1所述方法的從M路數(shù)據(jù)輸入到L路數(shù)據(jù)輸出的數(shù)據(jù)交換模塊，其特征在于該數(shù)據(jù)交換模塊由J個(gè)相同的從M路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的中級(jí)數(shù)據(jù)交換模塊并接組成，各個(gè)中級(jí)數(shù)據(jù)交換模塊的數(shù)據(jù)輸入端的輸入數(shù)據(jù)均為K組復(fù)用輸入數(shù)據(jù)，寫地址端口的輸入信號(hào)均為K組復(fù)用順序號(hào)，讀地址端口的輸入信號(hào)則分別為J組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)中與該中級(jí)數(shù)據(jù)交換模塊相對(duì)應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)；所述中級(jí)數(shù)據(jù)交換模塊由K個(gè)相同的從N路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的基本數(shù)據(jù)交換模塊和一個(gè)選擇模塊構(gòu)成，各個(gè)基本數(shù)據(jù)交換模塊的數(shù)據(jù)輸入端的輸入數(shù)據(jù)分別為K組復(fù)用輸入數(shù)據(jù)中與該基本數(shù)據(jù)交換模塊相對(duì)應(yīng)的一組復(fù)用輸入數(shù)據(jù)，寫地址端口的輸入信號(hào)為一組復(fù)用順序號(hào)，讀地址端口的輸入信號(hào)為相應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)，該選擇模塊與K個(gè)基本數(shù)據(jù)交換模塊的數(shù)據(jù)輸出端相連接，其選擇端由相應(yīng)的一組復(fù)用輸出數(shù)據(jù)標(biāo)識(shí)控制。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)交換模塊，其特征在于所述基本數(shù)據(jù)交換模塊由隨機(jī)存取存儲(chǔ)器構(gòu)成，該隨機(jī)存取存儲(chǔ)器為存儲(chǔ)深度等于2N、存儲(chǔ)位寬等于其輸入數(shù)據(jù)位寬的雙口隨機(jī)存取存儲(chǔ)器。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)交換模塊，其特征在于所述雙口隨機(jī)存取存儲(chǔ)器中數(shù)據(jù)輸入端為只寫端口，數(shù)據(jù)輸出端口只讀端口。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)交換模塊，其特征在于所述雙口隨機(jī)存取存儲(chǔ)器采用乒乓讀寫方式實(shí)現(xiàn)數(shù)據(jù)交換。
全文摘要
本發(fā)明公開了一種可編程邏輯器件實(shí)現(xiàn)數(shù)據(jù)交換的方法，包括如下步驟確定數(shù)據(jù)復(fù)用倍數(shù)N，利用可編程邏輯器件上集成的RAM生成從N路數(shù)據(jù)輸入到N路數(shù)據(jù)輸出的基本數(shù)據(jù)交換模塊，然后基于基本數(shù)據(jù)交換模塊構(gòu)造從M路數(shù)據(jù)輸入到L路數(shù)據(jù)輸出的數(shù)據(jù)交換模塊；基于工作時(shí)鐘頻率，將M路輸入數(shù)據(jù)復(fù)用為K組并且分別發(fā)送至數(shù)據(jù)交換模塊的相應(yīng)K個(gè)數(shù)據(jù)輸入端，將L路輸出數(shù)據(jù)標(biāo)識(shí)復(fù)用為J組并且分別發(fā)送至數(shù)據(jù)交換模塊的相應(yīng)J個(gè)讀地址端口；對(duì)數(shù)據(jù)交換模塊輸出的數(shù)據(jù)進(jìn)行解復(fù)用得到L路輸出數(shù)據(jù)。本發(fā)明還公開了一種適用于上述方法的數(shù)據(jù)交換模塊。采用本發(fā)明，可方便地實(shí)現(xiàn)各種不同的輸入數(shù)據(jù)路數(shù)和輸出數(shù)據(jù)路數(shù)之間的數(shù)據(jù)交換，同時(shí)節(jié)約邏輯資源。
文檔編號(hào)H04L12/04GK1983917SQ20051013052
公開日2007年6月20日 申請(qǐng)日期2005年12月14日 優(yōu)先權(quán)日2005年12月14日
發(fā)明者莫毅群, 方有綱, 王峰 申請(qǐng)人:中興通訊股份有限公司