午夜毛片免费看,老师老少妇黄色网站,久久本道综合久久伊人,伊人黄片子

移位寄存器及驅(qū)動方法、陣列基板柵極驅(qū)動裝置、顯示面板的制作方法

文檔序號:8413584閱讀:384來源:國知局
移位寄存器及驅(qū)動方法、陣列基板柵極驅(qū)動裝置、顯示面板的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示驅(qū)動技術(shù)領(lǐng)域,尤其涉及一種移位寄存器及驅(qū)動方法、陣列基板柵極驅(qū)動裝置、顯示面板。
【背景技術(shù)】
[0002]在多數(shù)平板顯示中都要用到移位寄存器,通過將柵極驅(qū)動裝置整合于液晶面板中實(shí)現(xiàn)的移位寄存器。近年來,移位寄存器(Gate on Array, GOA)技術(shù)被廣泛應(yīng)用于液晶顯示面板中,所以人們對GOA的使用壽命、GOA工作消耗以及GOA工作的穩(wěn)定性的要求越來越尚O
[0003]現(xiàn)有技術(shù)中,一個(gè)移位寄存器是由多個(gè)移位寄存器中每個(gè)GOA單元的電路結(jié)構(gòu)參見圖1所示,VDD是一直流高壓電,所以因?yàn)閂DD的高電壓使得第八薄膜晶體管M8 —直處于導(dǎo)通狀態(tài),從而使得下拉節(jié)點(diǎn)ro點(diǎn)處于高電平,所以當(dāng)ro處于高電平狀態(tài),則第六薄膜晶體管M6和第四薄膜晶體管M4處于導(dǎo)通狀態(tài)。只有當(dāng)上拉結(jié)點(diǎn)點(diǎn)處于高電平時(shí),經(jīng)過第九薄膜晶體管M9的導(dǎo)通,引入H)點(diǎn)為低電平,從而使得連接在下拉節(jié)點(diǎn)的第六薄膜晶體管M6和第四薄膜晶體管M4關(guān)閉。因?yàn)閞o節(jié)點(diǎn)處于高電平的時(shí)間遠(yuǎn)遠(yuǎn)大于ro節(jié)點(diǎn)為低電平的時(shí)間,從而使得連接在下拉節(jié)點(diǎn)的第六薄膜晶體管M6和第四薄膜晶體管M4的柵極長期處于高電平,即為高占空比的狀態(tài),從而影響薄膜晶體管的使用壽命。
[0004]綜上所示,現(xiàn)有技術(shù)提供的移位寄存器,連接在下拉節(jié)點(diǎn)的薄膜晶體管(ThinFilm Transistor,TFT)處于高占空比狀態(tài),使得薄膜晶體管迅速老化,從而降低了薄膜晶體管的使用壽命。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例提供了一種移位寄存器及驅(qū)動方法、陣列基板柵極驅(qū)動裝置、顯示面板,用以降低連接在第一下拉節(jié)點(diǎn)的薄膜晶體管和連接在第二下拉節(jié)點(diǎn)的薄膜晶體管的占空比,從而防止薄膜晶體管的老化,增加薄膜晶體管的使用壽命。
[0006]本發(fā)明實(shí)施例提供了一種移位寄存器,包括多個(gè)級聯(lián)的移位寄存器單元,每一所述移位寄存器單元包括:輸入模塊、輸出模塊、復(fù)位模塊、功能模塊、第一下拉模塊和第二下拉模塊,第一下拉模塊的控制端與第一下拉節(jié)點(diǎn)相連,第一輸入端與第一方波信號相連,第二輸入端與第二方波信號相連,第一輸出端與上拉節(jié)點(diǎn)相連,第二輸出端與輸出端子相連;第二下拉模塊的控制端與第二下拉節(jié)點(diǎn)相連,第一輸入端與第二方波信號相連,第二輸入端與第一方波信號相連,第一輸出端與所述上拉節(jié)點(diǎn)相連,第二輸出端與所述輸出端子相連;其中,第一下拉節(jié)點(diǎn)為功能模塊的第一輸出節(jié)點(diǎn),第二下拉節(jié)點(diǎn)為功能模塊的第二輸出節(jié)點(diǎn),上拉節(jié)點(diǎn)為輸入模塊的輸出節(jié)點(diǎn);
[0007]第一下拉模塊,響應(yīng)于第一方波信號的高電平和第一下拉節(jié)點(diǎn)的高電平信號,用于將第二方波信號的低電平提供給上拉節(jié)點(diǎn)和輸出端子;
[0008]第二下拉模塊,響應(yīng)于第二方波信號的高電平和第二下拉節(jié)點(diǎn)的高電平信號,用于將第一方波信號的低電平提供給上拉節(jié)點(diǎn)和輸出端子;
[0009]其中,當(dāng)?shù)谝环讲ㄐ盘枮楦唠娖綍r(shí),則第二方波信號為低電平,當(dāng)?shù)谝环讲ㄐ盘枮榈碗娖綍r(shí),則第二方波信號為高電平。
[0010]由于本發(fā)明實(shí)施例提供的移位寄存器,當(dāng)?shù)谝幌吕K響應(yīng)于第一方波信號的高電平和第一下拉節(jié)點(diǎn)的高電平信號,連接在第一下拉節(jié)點(diǎn)的薄膜晶體管導(dǎo)通,從而降低了連接在第二下拉節(jié)點(diǎn)的薄膜晶體管的占空比;當(dāng)?shù)诙吕K響應(yīng)于第二方波信號的高電平和第二下拉節(jié)點(diǎn)的高電平信號時(shí),連接在第二下拉節(jié)點(diǎn)的薄膜晶體管導(dǎo)通,從而降低了連接在第一下拉節(jié)點(diǎn)的薄膜晶體管的占空比。通過連接在第一下拉節(jié)點(diǎn)的薄膜晶體管和連接在第二下拉節(jié)點(diǎn)的薄膜晶體管交替工作,從而降低了連接在第一下拉節(jié)點(diǎn)的薄膜晶體管和連接在第二下拉節(jié)點(diǎn)的薄膜晶體管的占空比,從而防止薄膜晶體管的老化,增加薄膜晶體管的使用壽命。
[0011]較佳地,所述輸入模塊的輸入端和控制端與輸入信號相連,輸出端為上拉節(jié)點(diǎn);
[0012]輸入模塊,響應(yīng)于輸入信號,用于將輸入信號提供給上拉節(jié)點(diǎn)。
[0013]較佳地,所述輸出模塊的控制端與所述輸入模塊的輸出端相連,輸入端與時(shí)鐘信號相連,輸出端與輸出端子相連;
[0014]輸出模塊,響應(yīng)于上拉節(jié)點(diǎn)電壓信號,用于將時(shí)鐘信號電壓提供給輸出端子。
[0015]較佳地,所述復(fù)位模塊的控制端與復(fù)位信號相連,輸入端與電源負(fù)極相連,第一輸出端與所述上拉節(jié)點(diǎn)相連,第二輸出端與所述輸出端子相連;
[0016]復(fù)位模塊,響應(yīng)于復(fù)位信號,用于將電源負(fù)極電壓提供給上拉節(jié)點(diǎn)和輸出端子。
[0017]較佳地,所述功能模塊的控制端與所述上拉節(jié)點(diǎn)相連,輸入端與所述電源負(fù)極相連,第一輸出端與第一下拉節(jié)點(diǎn)相連,第二輸出端與第二下拉節(jié)點(diǎn)相連;
[0018]功能模塊,響應(yīng)于上拉節(jié)點(diǎn)電壓信號,用于將電源負(fù)極電壓提供給第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)。
[0019]較佳地,所述輸入模塊,包括:
[0020]第一薄膜晶體管,其柵極和源極連接輸入信號端,漏極作為輸入模塊的輸出節(jié)點(diǎn),即作為上拉節(jié)點(diǎn)。
[0021]較佳地,所述輸出模塊,包括:
[0022]第二薄膜晶體管,其柵極連接上拉節(jié)點(diǎn),源極連接時(shí)鐘信號輸入端,漏極連接輸出端子;
[0023]第一電容,連接于上拉節(jié)點(diǎn)和輸出端子之間。
[0024]較佳地,所述復(fù)位模塊,包括:
[0025]第三薄膜晶體管,其柵極連接復(fù)位信號輸入端,源極連接電源負(fù)極電壓端,漏極連接上拉節(jié)點(diǎn);
[0026]第四薄膜晶體管,其柵極連接復(fù)位信號輸入端,源極連接電源負(fù)極電壓端,漏極連接輸出端子。
[0027]較佳地,所述功能模塊,包括:
[0028]第五薄膜晶體管,其柵極連接上拉節(jié)點(diǎn),源極連接電源負(fù)極電壓端,漏極作為功能模塊的第一輸出節(jié)點(diǎn),即第一下拉節(jié)點(diǎn);
[0029]第六薄膜晶體管,其柵極連接上拉節(jié)點(diǎn),源極連接第一下拉節(jié)點(diǎn),漏極作為功能模塊的第二輸出節(jié)點(diǎn),即第二下拉節(jié)點(diǎn)。
[0030]較佳地,所述第一下拉模塊,包括:
[0031]第七薄膜晶體管,是柵極和源極連接第一方波信號輸入端,漏極連接第一下拉節(jié)占.V,
[0032]第八薄膜晶體管,其柵極連接第一下拉節(jié)點(diǎn),源極連接第二方波信號輸入端,漏極連接輸出端子;
[0033]第九薄膜晶體管,其柵極連接第一下拉節(jié)點(diǎn),源極連接第二方波信號輸入端,漏極連接上拉節(jié)點(diǎn);
[0034]第二電容,連接于第一下拉節(jié)點(diǎn)與第二方波信號輸入端之間;
[0035]第三電容與所述第二電容并聯(lián)。
[0036]較佳地,所述第二下拉模塊,包括:
[0037]第十薄膜晶體管,是柵極和源極連接第二方波信號輸入端,漏極連接第二下拉節(jié)占.V,
[0038]第十一薄膜晶體管,其柵極連接第二下拉節(jié)點(diǎn),源極連接第一方波信號輸入端,漏極連接輸出端子;
[0039]第十二薄膜晶體管,其柵極連接第二下拉節(jié)點(diǎn),源極連接第一方波信號輸入端,漏極連接上拉節(jié)點(diǎn);
[0040]第四電容,連接于第二下拉節(jié)點(diǎn)與第一方波信號輸入端之間;
[0041]第五電容與所述第四電容并聯(lián)。
[0042]通過本發(fā)明實(shí)施例中提供的第一下拉模塊和第二下拉模塊,使得在同一時(shí)刻,第一下拉模塊工作,第二下拉模塊停止工作,從而降低第二下拉模塊中連接在第二下拉節(jié)點(diǎn)的薄膜晶體管的占空比,或者,第二下拉模塊工作,第一下拉模塊停止工作,從而降低第一下拉模塊中連接在第一下拉節(jié)點(diǎn)的薄膜晶體管的占空比。因?yàn)榈谝幌吕K和第二下拉模塊的交替工作,使得連接在第一下拉節(jié)點(diǎn)的薄膜晶體管和連接在第二下拉節(jié)點(diǎn)的薄膜晶體管交替導(dǎo)通,從而降低了連接在第一下拉節(jié)點(diǎn)的薄膜晶體管和連接第二下拉節(jié)點(diǎn)的薄膜晶體管的占空比,防止薄膜晶體管的老化,增加薄膜晶體管的使用壽命。
[0043]本發(fā)明實(shí)施例提供的一種移位寄存器的驅(qū)動方法,該方法包括:
[0044]輸入模塊在接收到輸入信號時(shí),將所述輸入信號電壓提供給上拉節(jié)點(diǎn);
[0045]輸出模塊在接收到上拉節(jié)點(diǎn)的電壓信號后,將時(shí)鐘信號電壓提供給輸出端子;
[0046]復(fù)位模塊在接收到復(fù)位信號時(shí),將電源負(fù)極電壓提供給上拉節(jié)點(diǎn)和輸出端子;
[0047]功能模塊在接收到上拉節(jié)點(diǎn)的電壓信號后,將電源負(fù)極電壓提供給第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn);
當(dāng)前第1頁1 2 3 4 5 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1